| 课程安排 |
课程内容 |
第一天
6学时 |
 CPLD/FPGA 基础知识以及QuartusII软件开发环境
（1）数字集成电路的发展历史阶段和代表技术
（2）CPLD/FPGA 的基本概念
（3）CPLD/FPGA 典型应用领域－接口逻辑控制器/高速DSP算法实现
（4）CPLD/FPGA 的下载及内部测试的配置与方法
（5）CPLD/FPGA FPGA 的设计流程和设计方法
（6）基于FPGA的嵌入式系统简介－Altera公司NIOSII为例
（7）AlteraFPGA开发软件－QuartusII使用方法和常用技巧
（8）上机实验 |
第二天
6学时 |
硬件描述语言(Verilog HDL)基础
（1）硬件描述语言HDL的特点和应用范围
（2）Verilog HDL语言的发展历史和特点
（3）Verilog HDL基本语法规则－格式模板
（4）Verilog HDL语言几个重要概念
（5）Verilog HDL的数据类型－wire和reg区别
（6）Verilog HDL的赋值方法－阻塞和非阻塞区别
（7）Verilog HDL的C语言的主要区别
（8）Verilog HDL的系统调用函数－测试方法
（9）两个最常用的语句用法－IF和CASE语句
（10）时序逻辑语句结构(Verilog HDL/VHDL)
（11）典型电路设计,如双向电路及三态控制电路设计
（12）上机实践（基本语法练习） |
第三天
6学时 |
FPGA设计进阶
（1）Verilog HDL高级语法结构－任务（TASK）
（2）Verilog HDL高级语法结构－任务（FUNCTION）
（3）有限状态机的设计原理及其代码风格
（4）逻辑综合的原则,可综合的代码设计风格.
（5）设计优化方法如：速度优化与面积优化
（6）功能仿真与时序仿真的区别和适用条件
（7）结构综合和布局布线约束规则
（8）综合报告的查看技巧
（9） LogicLock( 逻辑锁定)技术
（10）Signaltap 在线逻辑分析仪调试技术
（11）HDL代码设计的仿真和调试技巧
（12）FPGA硬件系统设计注意事项
（13）上机实践（LogicLock，Signaltap实例） |
第四天
6学时 |
FPGA数字系统经验分享
（1）数字电路设计思想;
（2）基本设计原则,如面积和速度的平衡与互换,同步设计原则等;
（3）常用操作技巧,如乒乓操作,串并转换操作,流水线操作等;
（4）常用模块使用,如片上的RAM/ROM资源,全局时钟资源与时钟锁相环等;
（5）复杂系统中多个模块的通讯机制和接口信号设计;
（6）数据采集系统中数据采集的技巧,以视频信号采集为例;
（7）基于模型的系统仿真平台构建方法,以SRAM系统仿真为例;
（8）几种提高电路设计效率及提高系统运行速度的方法;
（9）VGA显示器的工作原理和操作时序；
（10）SRAM的工作原理和操作时序；
（11）上机实践（VGA，SRAM以及Modelsim仿真） |
第五天
6学时 |
基于NIOSII 嵌入式处理器的SOPC系统的开发基础
（1）嵌入式处理器的发展历史和代表技术
（2）基于FPGA的软核处理器特点和应用场合,包括Altera NIOSII , Xilinx MicroBlasze.l
（3）NIOS II嵌入式处理器及 SOPC Builder环境介绍
（4）NIOS II 硬件开发流程
（5）NIOS II 软件开发流程
（6）NIOS II 开发工具及开发板简介
（7）NIOS II 集成开发环境及设计实例
（8）NIOS II 处理器外围接口
（9） 利用SOPC 生成整体系统方法
（10）NIOSII典型系统生成及实验演示
（11）NIOSII硬件系统设计方法和注意事项
（12）上机实践（NIOSII系统建立和软件开发实例）
联系人：张老师
免费报名电话：400-661-5264
办公电话：010-62264198
报名请提前电话预约 |