东芝公司最近宣称，其采用HfSiON(氮化硅酸铪)门介质开发出了CMOS晶体管，计划2005年在65纳米制造工艺技术节点投入批量生产。
该公司声称，采用65纳米CMOS制造工艺技术的铪门介质技术使门泄露电流仅为采用传统门介质的CMOS晶体管的一千分之一，具体细节公布于东京举行的VLSI论坛上。东芝已经开发出针对HfSiON门介质薄膜用于65纳米低功率CMOS应用的加工工艺，并用实验方法在加工出的50纳米门长CMOS晶体管LSI上确认了其特性。东芝目前计划在2005年采用新工艺批量生产用于移动产品的逻辑芯片。
硅工艺技术中的门介质厚度必须随着CMOS工艺技术的更新换代而逐步变薄。然而，变薄会引起更大的门泄露电流。这成为十年来寻找与二氧化硅具有相同性能的更厚门介质材料的重大问题。尽管HfSiON被视为大有希望的材料，但能实现批量生产的实际加工报告非常少见。HfSiON门介质具备三项优势：减少了门泄露电流，改进了CMOS加工过程中的稳定性，有足够的驱动电流来加工HfSiON门介质CMOS晶体管。
（资料来源：电子工程专辑 ）