三菱电机日前开发成功了比介电率仅2.3、弹性率达60GPa的低介电率膜（low-k膜），主要面向高速逻辑LSI的层间绝缘膜等领域（图1）。与同样比介电率的其它材料相比，弹性率大约提高了6倍之多，机械强度明显提高。这一比介电率完全可以满足有望于2007年以后达到实用水平的设计规格65nm CMOS技术的要求。这一弹性率与100nm规格CMOS技术中使用的层间绝缘膜相同。这一低介电率膜投入使用之后，半导体制造工序及芯片封装工序中，布线层中就不易出现皴裂现象。此次开发成功的低介电率膜的实用化开发计划交由三菱电机和日立制作所的合资公司－－瑞萨科技负责。
此前开发的比介电率为2.4的材料基本上都是在硅类氧化膜等的绝缘膜内采用空孔设计。由于设计有空孔，因此层间绝缘膜的弹性率一般都比较低，只有100GPa左右。这样，为了减少次品率，就需要在形成布线层的工序中改用不易给层间绝缘膜形成应力的工序，或者在焊接芯片上的电极焊点与封装上的电极时尽量不对芯片形成应力。
此次开发成功的低介电率膜使用一氮化硼（Borazon）化合物的改良材料。一氮化硼由硼（B）和氮（N）组成，采用类似苯环的结构（图2）。并未置换硼中结合的氢（H），而是置换了某些化合物。将该硼类化合物作为层间绝缘膜使用时，采用了通过等离子CVD法将其层叠在硅底板上的方法。不过，并未公布置换的是哪些有机化合物。
另外，三菱电机还在做进一步研究，以便将这种低介电率膜应用于通信等领域使用的高频晶体管中。比如，高电子迁移率晶体管(HEMT)表面设置的保护膜就采用了此次的材料，主要是为了提高晶体管的耐湿性。目前，此类保护膜使用的是硅氮（SiN）类材料。但仍存在令人担心的问题：比介电率高达7左右、栅极与源/漏极之间的寄生容量今后会导致晶体管增益及S/N比下降。不过，如果将比介电率降低至2.3，便可防止上述高频特性变差现象的发生。
来源：中国电子元器件网