DC/DC转换器中半导体器件的高频开关特性是主要的传导和辐射发射源。本文章系列的第2部分回顾了DC/DC转换器的差模(DM)和共模(CM)传导噪声干扰。在电磁干扰(EMI)测试期间，如果将总噪声测量结果细分为DM和CM噪声分量，可以确定DM和CM两种噪声各自所占的比例，从而简化EMI滤波器的设计流程。高频下的传导发射主要由CM噪声产生，该噪声的传导回路面积较大，进一步推动辐射发射的产生。
在第3部分中，我将全面介绍降压稳压器电路中影响EMI性能和开关损耗的感性和容性寄生元素。通过了解相关电路寄生效应的影响程度，可以采取适当的措施将影响降至最低并减少总体EMI信号。一般来说，采用一种经过优化的紧凑型功率级布局可以降低EMI，从而符合相关法规，还可以提高效率并降低解决方案的总成本。
检验具有高转换率电流的关键回路
根据电源原理图进行电路板布局时，其中一个重要环节是准确找到高转换率电流（高di/dt）回路，同时密切关注布局引起的寄生或杂散电感。这类电感会产生过大的噪声和振铃，导致过冲和地弹反射。图1中的功率级原理图显示了一个驱动高侧和低侧MOSFET（分别为Q1和Q2）的同步降压控制器。
以Q1的导通转换为例。在输入电容CIN供电的情况下，Q1的漏极电流迅速上升至电感电流水平，与此同时，从Q2的源极流入漏极的电流降为零。MOSFET中红色阴影标记的回路和输入电容（图1中标记为“1”）是降压稳压器的高频换向功率回路或“热”回路[2]，[3]。功率回路承载着幅值和di/dt相对较高的高频电流，特别是在MOSFET开关期间。
图1：具有高转换率电流的重要高频开关回路。
图1中的回路“2”和“3”均归类为功率MOSFET的栅极回路。具体来说，回路2表示高侧MOSFET的栅极驱动器电路（由自举电容CBOOT供电）。回路3表示低侧MOSFET栅极驱动器电路（由VCC供电）。这两条回路中均使用实线绘制导通栅极电流路径，以虚线绘制关断栅极电流路径。
寄生组分和辐射EMI
EMI问题通常涉及三大要素：干扰源、受干扰者和耦合机制。干扰源是指dv/dt和/或di/dt较高的噪声发生器，受干扰者指易受影响的电路（或EMI测量设备）。耦合机制可分为导电和非导电耦合。非导电耦合可以是电场（E场）耦合、磁场（H场）耦合或两者的组合-称为远场EM辐射。近场耦合通常由寄生电感和电容引起，可能对稳压器的EMI性能起到决定性作用，影响显著。
功率级寄生电感
功率MOSFET的开关行为以及波形振铃和EMI造成的后果均与功率回路和栅极驱动电路的部分电感[4]相关。图2综合显示了由元器件布局、器件封装和印刷电路板(PCB)布局产生的寄生元素，这些寄生元素会影响同步降压稳压器的EMI性能。
图2：降压功率级和栅极驱动器的“剖析原理图”（包含感性和容性寄生元素）。
有效高频电源回路电感(LLOOP)是总漏极电感(LD)、共源电感(LS)（即输入电容和PCB走线的等效串联电感(ESL)）和功率MOSFET的封装电感之和。按照预期，LLOOP与输入电容MOSFET回路（图1中的红色阴影区域）的几何形状布局密切相关[5]，[6]，[7]。
与此同时，栅极回路的自感LG由MOSFET封装和PCB走线共同产生。从图2中可以看出，高侧MOSFET Q1的共源电感同时存在于电源和栅极回路中。Q1的共源电感产生效果相反的两种反馈电压，分别控制MOSFET栅源电压的上升和下降时间，因此降低功率回路中的di/dt。然而，这样通常会增加开关损耗，因此并非理想方法[8]，[9]。
功率级寄生电容
公式1为影响EMI和开关行为的功率MOSFET输入电容、输出电容和反向传输电容三者之间的关系表达式（以图2中的终端电容符号表示）。在MOSFET开关转换期间，这种寄生电容需要幅值较高的高频电流。
(1)
公式2的近似关系表达式表明，COSS与电压之间存在高度非线性的相关性。公式3给出了特定输入电压下的有效电荷QOSS，其中COSS-TR是与时间相关的有效输出电容，与部分新款功率FET器件[10]的数据表中定义的内容一致。
(2)
(3)
图2中的另一个关键参数是体二极管DB2的反向恢复电荷(QRR)，该电荷导致Q1导通期间出现显著的电流尖峰。QRR取决于许多参数，包括恢复前的二极管正向电流、电流转换速度和芯片温度。一般来说，MOSFET QOSS和体二极管MOSFET QOSS会为分析和测量过程带来诸多难题。在Q1导通期间，为Q2的COSS2充电的前沿电流尖峰和为QRR2供电以恢复体二极管DB2的前沿电流尖峰具有类似的曲线图，因此二者常被混淆。
EMI频率范围和耦合模式
表1列出了三个粗略定义的频率范围，开关模式电源转换器在这三种频率范围内激励和传播EMI[5]。在功率MOSFET开关期间，当换向电流的转换率超过5A/ns时，2nH寄生电感会导致10V的电压过冲。此外，功率回路中的电流具有快速开关边沿（可能存在与体二极管反向恢复和MOSFET COSS充电相关的前沿振铃），其中富含谐波成分，产生负面影响严重的H场耦合，导致传导和辐射EMI增加。
表1：开关转换器噪声源和常规EMI频率分类。
噪声耦合路径主要有以下三种：通过直流输入线路传导的噪声、来自功率回路和电感的H场耦合以及来自开关节点铜表面的E场耦合[7]。
转换器开关波形分析建模
如第2部分所述，开关节点电压的上升沿和下降沿分别是非隔离式转换器中CM噪声和E场耦合的主要来源。在EMI分析中，设计者最关注电源转换器噪声发射的谐波含量上限或“频谱包络”，而非单一谐波分量的幅值。借助简化的开关波形分析模型，我们可以轻松确定时域波形参数对频谱结果的影响。
为了解与开关节点电压相关的谐波频谱包络，图3给出了近似的时域波形。每一部分均由其幅值(VIN)、占空比(D)、上升和下降时间（tR和tF）以及脉宽(t1)来表示。其中，脉宽的定义为上升沿中点与下降沿中点的间距。
傅立叶分析结果表明，谐波幅值包络为双sinc函数，转角频率为f1和f2，具体取决于时域波形[11]的脉宽和上升/下降时间。对于降压开关单元的各个输入电流波形，可以应用类似的处理方法。测得的电压和电流波形中相应的频率分量可以表示开关电压和电流波形边沿处的振铃特性（分别由寄生回路电感和体二极管反向恢复产生）。
图3：开关节点电压梯形波形及其频谱包络（受脉宽和上升/下降时间影响）。
一般来说，电感LLOOP会增加MOSFET漏源峰值电压尖峰，并且还会加剧开关节点的电压振铃，影响50MHz至200MHz范围内的宽带EMI。在这种情况下，最大限度缩减功率回路的有效长度和闭合区域显得至关重要。这样不仅可减小寄生电感，而且还可以减少环形天线结构发出的磁耦合辐射能量，从而实现磁场自消除。
稳压器输入端基于回路电感比率发生传导噪声耦合，而输入电容ESL决定滤波要求。减小LLOOP会增加输入滤波器的衰减要求。幸运的是，如果降压输出电感的自谐振频率(SRF)较高，传导至输出的噪声可降至最低。换言之，电感应具有较低的有效并联电容(EPC)，以便在从开关节点到VOUT的网络中获得较高的传输阻抗。此外，还会通过低阻抗输出电容对输出噪声进行滤波。
等效谐振电路
根据图4所示的同步降压稳压器时域开关节点的电压波形可知，MOSFET开关期间传输的寄生能量会激发RLC谐振。右侧的简化等效电路用于分析Q1导通和关断时的开关行为。从电压波形中可以看出，上升沿的开关节点电压明显超出VIN，而下降沿的开关节点电压明显低于接地端(GND)。
振荡幅值取决于部分电感在回路内的分布，回路的有效交流电阻会抑制随后产生的振铃。这不仅为MOSFET和栅极驱动器提供电压应力，还会影响宽带辐射EMI的中心频率。
图4：MOSFET导通和关断开关转换期间的同步降压开关节点电压波形及等效RLC电路。
根据图4中的上升沿电压过冲计算可得，振铃周期为6.25ns，对应的谐振频率为160MHz。此外，将一个近场H探头直接放在开关回路区域上方也可以识别该频率分量。利用计算型EM场仿真工具[12]，可以推导出与高频谐振和辐射发射相关的部分回路电感值。不过，还有一种更简单的方法。这种方法需要测量谐振周期TRing1并从MOSFET数据表中获取输入电压工作点的COSS2，然后利用公式4计算总回路电感。
(4)
其中两个重要因素是谐振频率以及谐振固有的损耗或阻尼因子a。主要设计目标是通过最大限度减小回路电感尽可能提升谐振频率。这样可以降低存储的无功能量总值，减少谐振开关节点电压峰值过冲。此外，在趋肤效应的作用下，较高频率处的阻尼因子增大，提升RLOOP的有效值。
总结
尽管氮化镓(GaN)功率级[6]，[9]，[10]同步降压转换器通常在低于3MHz的频率下切换开关状态，但产生的宽带噪声和EMI往往高达1GHz甚至更高。EMI主要由其快速开关的电压和电流特性所致。实际上，器件开关波形的高频频谱成分是获取EMI产生电位指示的另一种途径，它能够指明EMI与开关损耗达到良好权衡的结果。
首先从原理图中确定关键的转换器开关回路，然后在PCB转换器布局设计过程中尽量缩减这些回路的面积，从而减少寄生电感和相关的H场耦合，降低传导和辐射EMI。
在这篇系列文章的后续章节中，我将通过多种DC/DC转换器电路重点介绍改善EMI性能矢量的系统级和集成电路(IC)的特定功能。缓解传导EMI的措施通常也可以改善辐射EMI，这两方面经常相互促进的。