2004年全球半导体行业步入了复苏的轨道，这在由Globalpress Connection公司举办的Electronics Summit2004上充分体现出来。与会的45家半导体公司对2004年的半导体市场充满了信心，同时纷纷发表了他们对半导体未来发展前景的看法，并给出了技术的发展前景。
从Summit 2004上重点论坛的问题上来看，2004年半导体行业关注的重点在于当全球进入数字化时代后对器件可编程能力、多处理器架构、SoC和SIP(Silicon in Package)以及相应的下一代半导体工艺的发展计划。
“2003年是PC和数字消费类电子产品持平的交叉点，2004年对数字消费类电子产品的需求将超过PC并保持正增长，而对PC的需求将开始下降，”Sony公司高级顾问Tsugio Makimoto博士表示，“在现在的情况下，半导体市场不可能有连续3年的好时光，这对任何一家公司都是一个挑战。”
半导体行业在90年代进入数字消费电子、网络技术的时代后，这种趋势一直延续到现在，并跨入SoC时代。今天，这种趋势的产品体现是数字相机、DVD、电子游戏、数字电视和移动通信设备。
美国消费类电子协会副总裁Jeffrey Joseph分析了消费类电子的四大发展趋势：一是高质量音频、视频；二是互操作性和可传输性；三是便携性；四是个性化。他指出，DVD在美国已被广泛接受，同时，DVD、数码相机、MP3播放机和DVR在2004年的增长率与2003年相比都超过了20%。
“我和业界的许多同仁一样相信全球电子工业的下一个波浪将是将家庭娱乐+通信+计算集成于一体的消费类电子，”Xilinx的总裁兼CEO Wim Roelandts表示，“而且亚洲将成为消费类电子产品的制造中心。在这种趋势下，要想成功，就必须创新。” 可编程能力成为主导技术
在新的数字消费时代，产品的生命期只有一年的时间，可编程能力成为必须具备的一个要求。可编程能力已成为业界共识的下一代半导体器件的一个主要特性。
从整个半导体行业的发展步伐上来看，1987至1997年是ASIC风行的时期，而1997至2007年是现场可编程器件的大好时光，在这个阶段中，制造标准化但应用定制化是一个明显的特征，而2007年后，可自动配置的SoC和SIP将成为下一个发展的主流。 “1百万门FPGA在2003年前还需要45美元，而进入2004年后其价格会下降到少于20美元，”Xilinx的副总裁Sandeep Vij表示，“3G无线网络、基站、有线网络中的串行背板、用户线路卡、消费电子中的数字显示、手持设备、汽车电子、工业和医疗设备都是FPGA可以大展拳脚的应用领域。不可忽略的一个事实是FPGA可以将设计的时间减少一半。”
Xilinx在消费电子市场中的销售比例已上升到18%，而5年前几乎是零。同时，这个比例在其业务中的比例仍在不断增加。值得注意的是，这种应用趋势目前仍主要集中在相对高档的数字消费类产品中，如数字电视、手机、LED显示器等。 价格仍然是制约FPGA在大批量消费类电子产品中广泛应用的一个瓶颈，为应对这个市场，Xilinx推出了约20万门3美元的低价器件，Altera则推出了赛龙系列低成本FPGA。“我们已经看到日本、韩国和台湾地区开始大规模在消费类电子产品上应用FPGA，如PDP/LCD电视、投影仪、DVD机等。这种趋势也会向中国转移并取得成功，因为这没有什么技术上的问题。”
Xilinx的副总裁Vincent Tong表示。从技术的层面上，FPGA的利用率已经达到超过90%，同时可用性也在不断提高。实现高利用率的方法主要体现在以下几个方面：一、工艺上的创新，通过采用7至10层的金属层大大提高了FPGA的利用率和布线成功率；二、结构的创新，通过灵活的内部可配置功能模块和在FPGA中不断完善I/O、DSP和存储器等功能提高性能；三，不断改进的FPGA支持工具，而更具可用性。
“在90nm时代，大约需要花费3000万美元去开发一个ASIC芯片，可编程器件的重要性日益显示出来，”Altera的总裁和CEO John Daane在Summit 2004上也强调 ,"Altera在1983年发明了第一代PLD，当时只有320门和20个I/O端口，速度也只有10MHz。现在，可编程逻辑器件的发展趋势是逻辑部分在不断减少，由过去的85到今天的40%，相反的，I/O、RAM和IP的比例在不断增加，达到了60%。” Hardcopy器件是Daane着重介绍的一个主要产品，以他的话来说是实现“Time to FPGA”的最佳选择之一。Hardcopy可以将高档FPGA中的功能在Hardcopy中完成，并达到“最大90%的成本节约”。 Daane充分了肯定可编程市场。“2003年全球半导体工业的增长率是3%，Altera实现了16%的增长率，”他表示，“其中在消费类电子领域的增长率达到了13-14%，这个比例在未来还会继续提高。” Altera在今年2月发布了其新型的Stratix II系统，其重点是具备了自适应逻辑分配架构，提供了双倍的逻辑密度，允许工程师在更少的逻辑区域内实现更多的功能。这种新型的自适应逻辑模块(ALM)可将其自身的资源与邻近的逻辑功能共享资源。“这是Altera新创造的一个独特的FPGA架构，”Daane表示，“它具有更灵活的性能，并采用了TSMC的90nm全铜工艺。” FPGA的应用前景和ASIC价格的吸引力也催生了一些专业从事FPGA至ASIC转换的公司。
AMI Semiconductor从事的业务就是帮助实现FPGA/CPLD至ASIC转换。在强调这项工作的重要性时，AMI副总裁Vince Hopkin表示：“结构化ASIC可以降低ASIC 70%的开发成本，制造成本是FPGA的1/5，而设计原型的时间也只需要2至3星期。”在实现这种转换过程中，AMI采用了其专有的转换技巧：嵌入式FPGA可兼容IP。 多处理器架构增强处理能力
电子系统的复杂性和要求计算能力不断提高的事实促进了多处理器架构的迅速发展。回顾一下SoC的发展历程，在90年代，SoC基本上由1个片上CPU+逻辑+I/O端口组成，而进入2000年后的第二代SoC的重要特征是包含了多个可配置处理器和I/O端口。按照Tensilica公司总裁兼CEO Chris Rowen在Summit 2004会议上的描述，“下一代的SoC就是一个处理器数量可缩放的集合体，这种趋势体现在两个方面：一个是每芯片的处理器数量在以每年30%的速度增加；另一个是每秒钟的可编程运算能力也以每年65%的速度递增。在下一个十年内，每芯片中包含的处理器数量会超过1000个。” Rowen认为，利用一些先进的技术可以自动生成高度定制的可配置处理器，而这种可编程性意味着更大的通用性和更低的风险性。“我们可以看到的一个事实是，现在，大多数用户都在应用多处理器SoC，处理器的数量由1个到100个，平均每个系统采用了6个处理器。”从Rowen的角度看，下一代SoC将是集成了多个可配置处理器、应用逻辑、A/D、系统I/O和物理层的芯片。
Cradle是另一家推崇多处理器DSP解决方案的半导体供应商，在其最新推出的CT3400多处理器DSP中包括计算子系统和I/O子系统，其中计算子系统中含有8个260MHz DSP和4个260MHz CPU，而可编程I/O系统含有2个260 MHz CPU和128个可编程I/O端口。在该公司技术发展蓝图上，低功率产品将以8DSP为主流，而高性能产品的DSP数目将达到16个，甚至32个。 新材料、IP和EDA工具影响半导体工业的未来 “CMOS工艺仍然将继续存在10年的时间。”Intel公司技术和制造部副总裁Edward Y. So表示。随着IC物理尺寸的逐渐减小，对新型半导体材料和工艺的研究开始正式步入领先半导体制造商们的未来攻关课题。在新材料进展方面，高K值、低K值、SOI等的研究目前还属于一个非常前沿的研究阶段，而工艺上的进展却从未停止前进的脚步。继TSMC、UMC等代工厂相继进入130nm和90nm 300mm晶圆的量产之后，位于新加坡的Chartered Semiconductor公司也开始计划在2005年第1季度投入130nm 300mm晶圆的生产。而与此同时，以Intel、TI和UMC等为代表的公司已投资45nm工艺的研究。
而随着新材料和更深亚微米工艺的发展，它们对半导体工业的影响也越来越大，这主要体现在系统更复杂，在130和90nm工艺以下信号完整性、IR压降、噪声和交叉干扰更难以控制和功耗将开始出现大幅上升的情况。“传统的代工业务只关注工艺技术本身，而现在随着SoC的进展，已经要求整个产业链的协同配合，”UMC的CEO Jackson Hu博士说，“这其中包括代工业需要了解系统的需求，掌握如何进行数字和模拟分区、如何进行硬件和软件的分区，还包括诸如功率的考虑、成本问题以及整体系统的性能等。” 同时，为了规避SoC的复杂度，业界提出了将SIP作为SoC替代方案的呼声。SIP是指将各种功能芯片集成到一个封装中，从而将其中芯片的复杂度降低。
一项调查显示，1995年掩模和设计的成本只占据整体的13%，而现在这个比例已升高到62%，IP在提高设计速度，降低成本中将发挥越来越重要的作用。 “至2010年，IP的使用率将超过90%，基于IP的设计策略日益重要。”Synopsys的CTO Raul Camposano博士表示，“而同时存在的问题是如何解决IP多样性，这就需要建立标准的平台和开放式的数据库。”作为解决措施之一，业界正寻求通过建立IP标准化协会来克服这一个棘手的问题。部分公司开始和代工厂合作提供更详细的IP信息，或与EDA公司合作提供已经过验证的IP，尽管如此，IP的标准化仍然是个很大的问题。
同时，他也指出，未来的设计方法将进一步摆脱传统的由上至下，或由下至上的方法，而转向层次化的设计方法。“功率将是最大的困难之一，尤其在90nm以下的工艺条件下。”他强调道，而这对功耗建模和分析、时钟门和树的优化以及动态电压都提出了更严格的要求。 很明显地，EDA工具的进展也严重制约着半导体工业的未来。EDA的发展趋势体现在更高级的描述语言和全集成的验证环境，以及如何将模拟功能集成到数字电路中。值得一提的是一些新兴型公司在EDA工业中的创新作用。Atrenta开发了一种可在RTL级设计时发现已近成形芯片设计问题的工具SpyGlass。“很多时候都是在芯片几近完成时才会发现在测试性能、时钟域、同步或异步逻辑上的很多问题，但这太迟了，并造成巨大的资源浪费。”Atrenta的高级副总裁Ghulam Nurie表示。该公司通过逻辑虚拟原型技术介入到IC的逻辑设计和验证阶段，从而实现在IC设计的前端解决后端可能会发生的问题。