集多个功能芯片于单一封装内的系统级封装(SiP)正成为业界的新宠，相比于传统的多芯片封装(MCP)，系统级封装正朝着集成更多裸片、面积更小、更溥的方向发展。此外它还能大大节省OEM的设计时间，满足手机等对空间要求严格的便携电子产品需求，并降低电路板的EMI噪声。因此，业界半导体巨头英特尔、飞利浦、三星和瑞萨科技等在SiP市场展开了一场新的竞赛。
日前，英特尔宣布在上海成立中国封装技术研发中心，主攻方向就是SiP。该研发中心是英特尔在上海浦东新成立的技术开发(上海)有限公司的一部分，其它的研发部门还包括闪存研发部和用户平台研发部。
英特尔全球通讯及无线封装技术研发部总监Ken Brown表示：“与英特尔在全球其它地区的封装技术研发中心不同，在中国我们主要研发的内容就是系统级封装。目前系统级封装主要用于手机中闪存和应用处理器的封装，将来，系统级封装还会用于模拟和数字电视、GPS等嵌入式市场中。”
从目前的水平来看，已商用化的SiP一般集成2至3个裸片，包括闪存、RAM和逻辑器件，厚度为1.2mm，新成立的封装研发中心的目标是要推出厚度仅为1-1.2mm的5片裸片叠加的SiP。
“我们今年底就可推出堆叠5片裸片的超薄SiP。”Brown表示。他还向记者展示了该样品。不过，据悉该样品中堆叠的是5片存储芯片，他们正在研发集成闪存、RAM与处理器的超溥SiP。
“单单集成存储器要简单一些，而加入处理器后挑战就大了，比如多片裸片堆叠后I/O口的数量会大增。”他指出。除了将于今年底推出的集成5片裸片的SiP外，英特尔正在研发堆叠8片裸片的SiP，而厚度仍为1.2mm，“这意味着每片裸片的厚度仅为50um，小于一纸的厚度，”他说。
他解释，研发这种超薄SiP的过程中要解决的问题包括芯片脆断、做薄后的电气和机械性能、金线绑定过程中的参数制定以及老化等问题。“此外，超薄SiP对基板的设计也是项挑战。”Brown说道。
因此对于超薄SiP，要解决的另一个重要问题是良率和大规模经济生产。“在我们展示的5片堆叠SiP中良率已得到很好的控制。”他称。
他解释说，英特尔在上海成立封装技术研发中心的优势就是它可以直接在上海的封装测试厂进行生产，沟通方便，提升了良率，缩短了生产链，这是其它半导体公司不能比拟的优势。此外，为实现大规模生产，基板的尺寸也很重要，英特尔现在采用的是48mm宽的基板，下一步他们将会采用78mm宽的基板，将进一步提升经济生产规模。
另一家半导体公司飞利浦也是非常看好SiP市场，他们于今年初推出了用于Wi-Fi手机的SiP芯片，将所有的射频器件及外围器件全部集成在单一封装中，据悉飞利浦正在研发用于手机电视的SiP。
该公司首席技术官Rene Penning de Vries表示：“集成SoC、Wi-Fi、传感器等多个裸片的SiP是未来的发展趋势，它能超越摩尔定律的发展。”但是他也指出，目前研发SiP还存在许多挑战，“目前用于手机中的堆叠多片存储器的SiP产品已很成功，但如果集成进逻辑器件就会带来很多困难，比如生产良率的降低。”他说道，同时他还呼吁EDA厂商应更多地投入该领域，“目前用于SoC的EDA工具很多，而用于SiP的EDA工具却很少。这是一个新的领域。”他指出。
同英特尔一样，三星和瑞萨科技也推出了将CPU与DRAM或闪存集成在一起系统级封装。三星将其最新的手机处理器C2442与64M或128M的闪存封装在一起；而瑞萨在数码相机应用中也采用了SiP设计。
“在一个客户的数码相机应用中，其早期的设计中采用了3块电路板。当该公司推出基于瑞萨公司的SiP新款相机时，整个线路板的体积减小了70%。”瑞萨科技SiP设计事业部经理Masashi Umino表示。瑞萨现在批量生产的SiP最高堆叠层数为5层，厚度为1.6mm；两层堆叠厚度为1.2mm。同竞争对手一样，他们也在开发75um和50um厚度的芯片。
来自SiP的需求正激励着DRAM制造商们开始开发专门用于SiP的存储器。例如，DRAM制造商们正在将存储芯片的布局从引出线焊盘位于芯片中部转变为位于芯片边缘以便于进行芯片堆叠。这种趋势将有助于增加未来SiP的特性和应用。
此外，业界也开始开发专用于SiP的新型SoC器件。设计用于SiP的SoC有四个重要方面需要注意：一是芯片配置必须优化；二是必须确定最佳的I/O引线布局；三是I/O缓冲器长度必须恰当；最后是必须设计并构建合适的器件测试电路。
随着器件、工艺和制造方法的发展和改进，SiP技术有望为众多电子产品提供更大的容量以及更加多样化的系统解决方案。除了在便携电子产品中广泛使用外，SiP产品将在PC外设、光驱、硬盘驱动器、娱乐系统、工业设备以及导航系统等许多领域得到应用。