东京大学和AMD公司都在最近召开的国际电子器件会议(IEDM)上发表了他们的研究论文，他们以非常巧妙的方法利用现有的材料和工艺制造出了远低于目前光刻设备分辨率的量子级线宽。
他们均依靠量子级介质在一个传统MOSFET的栅极和沟道之间捕捉电荷。重要的是，他们都使用硅材料作为电荷捕捉介质，从而避免了铁电材料、磁阻材料和硫族化物材料所产生的诸多问题。目前，使用这些新材料来制造下一代闪存的方法也在探索之中。
这些新材料都在某些方面表现出良好的特性，但人们对这些新材料的行为了解还很少，尚未达到实用阶段。这也正是为什么东京大学和AMD公司在非易失性内存研究方面取得的突破性进展在IEDM会议上产生强烈反响的原因。
将量子器件排除出纳米技术研究范畴是很容易的，因为量子器件尺寸过小、可靠性极差、而且结构太神秘，所以人们通常认为它对任何一个生产工艺来说毫无意义。但东京大学和AMD所发表的论文有可能会改变人们的这一认识。
尽管现有闪存单元的“鲁棒性”要远远高于过去许多人所作的预测，但似乎不太可能在65纳米以下工艺节点(node)生存下来。因为65纳米工艺节点时的线宽太细以致于可靠性很差和难以长时间保持电荷，从而导致闪存单元要么在几次擦除操作之后就失效，要么很快就丢失信息。
尽管如此，缩小传统闪存单元的工作仍在继续，方法是巧妙地缩小单元结构或使用新材料来捕捉电子。但目前替换现有闪存单元的研究工作大多集中在探索全新的数据存储方法。在这些研究中，有些采用铁电单元在双稳态PZT薄膜上存储数据，有些采用磁阻薄膜以完全不同的机制存储数据。这些薄膜的电阻对电脉冲产生了一些神奇的变化，并表现出良好的稳定性和可逆性。
在某种意义上，由于几乎所有闪存单元在实现编程或擦除操作时都依赖于隧道效应，它们都是量子器件。没有量子机制，电子就无法在浮动(floating)栅极和薄隧道氧化物层之间流动。但今天的器件在一个很大的规模上(基于量子电子标准)工作，它集成了数百万个隧道电子的作用以在浮动栅极上产生巨大的净电荷量变化。
两支队伍，相同结果
在理论上，有可能制造出足够小的器件，以致力于仅仅捕获几个电子就可以改变隧道的能量结构并改变三极管的阈值电压，从而得到一个可读的存储器件。这意味着我们可以得到非常短的编程写入和擦除时间，因为我们仅需移动几个电子。此外，它也意味着与现有电路的电气兼容性，因为阈值电压变化幅度很大，以致于可以很容易地检测出来。东京大学和AMD的论文描述了两种完全不同的结构，但所观察到的结果完全相同。
东京大学的方法是在隧道氧化物上生成一些硅纳米晶体，然后用比其厚得多的控制氧化物封闭起来。整个结构位于栅极和传统FET隧道之间。通过低压化学气体，纳米晶体(尺寸约为8纳米)直接沉积在隧道氧化物上面。它们形成了非常小的可以具有捕捉单个电子能力的量子阱。
通过减小纳米晶体下面的沟道区宽度可以提高晶体的阈值电压，这个认识引发了东京大学研究者的灵感。他们发现，当沟道宽度减小到5～10纳米时，少量纳米晶体就可以有效改变阈值电压。
AMD使用完全不同的结构得到了非常类似的结果。研究工作始于断面为眼泪形状的多硅线，研究者把它称为多硅纳米导线(polysilicon nanowire)。他们把多硅纳米导线绕在传统的MOSFET栅极上，同东京大学研究组的纳米晶体相类似，他们把纳米导线嵌入在非常薄的下层氧化物和厚一些的上层氧化物之间。
与东京研究小组一样，AMD研究小组发现，同相对较厚的纳米线相比，当纳米线的厚度接近于2纳米时，所构成的单元确实具有非常好的特性，非常有希望成为存储单元。由于这种微线是通过几次蚀刻、沉淀和扩散步骤实现的，而并不是真的在晶圆上拉出来的，因而在技术上不受光刻精度的限制。
以最细线宽实现的AMD器件表现出量子行为，其编程速度非常快且具有非常好的数据保持能力(这是纳米晶体器件所不具备的)。另外，少量电子的存在(AMD估计大约有1000个)引起了阈值电压的实质性改变。 从这些论文可以看出，最具发展前景的下一代闪存技术很可能是量子阱技术。